Family list
1 family member for:
JP2004354758
Derived from 1 application.

1 LIQUID CRYSTAL DISPLAY
Publication info: JP2004354758 A - 2004-12-16

Data supplied from the *esp@cenet* database - Worldwide

DIALOG(R)File 347:JAPIO (c) 2006 JPO & JAPIO. All rts. reserv.

08241998 **Image available** LIQUID CRYSTAL DISPLAY

PUB. NO.:

2004-354758 [JP 2004354758 A]

PUBLISHED:

December 16, 2004 (20041216)

INVENTOR(s):

MORI SEIICHIRO

MURAI HIROYUKI

NISHINO ISAO

APPLICANT(s): MITSUBISHI ELECTRIC CORP

APPL. NO.:

2003-152999 [JP 2003152999]

FILED:

May 29, 2003 (20030529)

INTL CLASS:

G09G-003/36; G02F-001/133; G09G-003/20

ABSTRACT

PROBLEM TO BE SOLVED: To provide a liquid crystal display which has small power consumption.

SOLUTION: A precharging circuit 7 of the color liquid crystal display has a capacitor 9 which has a capacity value much larger than the sum of capacity values of parasitic capacities 4 between respective source lines SL and a common electrode and receives a ground potential VSS at its one electrode, and N type TFTs 8 which are provided corresponding to the respective source lines SL and connected between the corresponding source lines SL and the other electrode of the capacitor 9 and turn on in a specified period before and after level variation of a common potential VCOM. Therefore, the source lines SL have no level variation when the common potential VCOM varies in level, the power consumption may be small.

COPYRIGHT: (C)2005,JPO&NCIPI

(19)日本国特許庁(JP)

(12)公開特許公報(A)

JP 2004-354758 A 2004.12.16 (11)特許出願公開番号

特開2004-354758

最終頁に続く

(P2004-354758A) (43)公開日 平成16年12月16日(2004.12.16)

(51) Int. CI. 7		テーマコード(参考)							
G 0 9 G	3/36	3/36				2 H O 9 3			
G 0 2 F	1/133	G 0 2 F	1/133	5 5	0 5 C 0 0 6				
G 0 9 G	3/20	G 0 9 G	3/20 6		1 A	5 C 0 8 0			
		G 0 9 G	3/20	6 1	2 U				
		G 0 9 G	3/20	6 2	1 B				
		審査請求	未請求	請求	項の数12	ΟL	(全16頁)	最終頁に続く	
(21)出願番号	特願2003-1529	(71)出願人 000006013							
(22)出顧日	平成15年5月29日(2003.5.29) (7		三菱電機			株式会	朱式会社		
					東京都千代田区丸の内二丁目2番3号				
			(74)代	(74)代理人		100064746			
					弁理士	深見	久郎		
			(74)代理人		100085132				
					弁理士	森田	俊雄		
			(74)代理人 1000837		03				
					弁理士	仲村	義平		
			(74)代	理人	100096781				

(54) 【発明の名称】液晶表示装置


(57)【要約】

【課題】低消費電力の液晶表示装置を提供する。

【解決手段】このカラー液晶表示装置のプリチャージ回路7は、ソース線SLと共通電極との間の寄生容量4の容量値の総和よりも十分に大きな容量値を有し、その一方電極が接地電位VSSを受けるキャパシタ9と、各ソース線SLに対応して設けられ、対応のソース線SLとキャパシタ9の他方電極との間に接続され、共通電位VCOMのレベル変化時の前後の所定期間に導通するN型TFT8とを含む。したがって、共通電位VCOMのレベル変化時におけるソース線SLのレベル変化がなくなり、消費電力が小さくて済む。

【選択図】

図 1



弁理士 堀井 豊

弁理士 野田 久登

弁理士 酒井 將行

(74)代理人 100098316

(74)代理人 100109162

【特許請求の範囲】

【請求項1】

画像信号に従って画像を表示する液晶表示装置であって、

複数行複数列に配置された複数の液晶セルと、それぞれ前記複数行に対応して設けられた複数のゲート線と、それぞれ前記複数列に対応して設けられた複数のソース線と、各液晶セルに対応して設けられ、対応の液晶セルの一方電極と対応のソース線との間に接続され、そのゲートが対応のゲート線に接続されたトランジスタとを含み、前記複数の液晶セルの共通電極の電位は所定周期で第1および第2電位に交互に切換えられる画素アレイ、

前記複数のゲート線を所定時間ずつ順次選択し、選択したゲート線を選択レベルにしてそのゲート線に対応する各トランジスタを導通させるゲート線選択/駆動回路、

前記画像信号に従って、各ゲート線が選択レベルにされている間の書込期間に前記複数のソース線の各々に階調電位を与え、前記書込期間以外の期間は前記複数のソース線の各々から電気的に絶縁されるソース線駆動回路、および

各書込期間の前の第1プリチャージ期間と、前記共通電極の電位の切換時の前の第2プリチャージ期間とにおいて前記複数のソース線の各々にプリチャージ電位を与えるプリチャージ回路を備える、液晶表示装置。

【請求項2】

前記プリチャージ回路は、さらに、前記第2プリチャージ期間と、その直後の前記第1のプリチャージ期間との間の第3プリチャージ期間において前記複数のソース線の各々に前記プリチャージ電位を与える、請求項1に記載の液晶表示装置。

【請求項3】

前記プリチャージ回路は、

前記複数のソース線と前記共通電極との間の寄生容量の容量値よりも大きな容量値を有し、その一方電極が基準電位を受けるキャパシタ、および

各ソース線に対応して設けられ、対応のソース線と前記キャパシタの他方電極との間に接続され、前記第1および第2プリチャージ期間に導通する第1スイッチング素子を含む、請求項1に記載の液晶表示装置。

【請求項4】

前記プリチャージ回路は、

さらに、その一方電極が前記プリチャージ電位を受け、その他方電極が前記キャパシタの 30 他方電極に接続された第2スイッチング素子、および

前記キャパシタの他方電極の電位を検出し、その検出結果に基づいて前記第2スイッチング素子を導通または非導通にさせる電位検出回路を含む、請求項3に記載の液晶表示装置

【請求項5】

前記プリチャージ回路は、さらに、その一方電極が前記プリチャージ電位を受け、その他方電極が前記キャパシタの他方電極に接続され、所定周期で予め定められた時間だけ導通する第2スイッチング素子を含む、請求項3に記載の液晶表示装置。

【請求項6】

前記プリチャージ回路は、

各ソース線に対応して設けられ、対応のソース線と前記共通電極との間の寄生容量の容量値よりも大きな容量値を有し、その一方電極が基準電位を受けるキャパシタ、および各ソース線に対応して設けられ、対応のソース線と対応のキャパシタの他方電極との間に接続され、前記第1および第2プリチャージ期間に導通するスイッチング素子を含む、請求項1に記載の液晶表示装置。

【請求項7】

前記キャパシタは、他の画素アレイのソース線の寄生容量である、請求項 6 に記載の液晶表示装置。

【請求項8】

前記プリチャージ回路は、

10

20

前記第1プリチャージ期間において前記共通電極の電位が前記第1および第2電位の場合は各ソース線にそれぞれ第1および第2プリチャージ電位を与え、

前記第2プリチャージ期間において前記共通電極の電位が前記第1および第2電位の場合は各ソース線にそれぞれ前記第2および第1プリチャージ電位を与える、請求項1に記載の液晶表示装置。

【請求項9】

前記プリチャージ回路は、

各ソース線に対応して設けられ、その一方電極が対応のソース線に接続され、その他方電極が前記第1プリチャージ電位を受け、前記第1プリチャージ期間において前記共通電極の電位が前記第1電位である場合と前記第2プリチャージ期間において前記共通電極の電 10位が前記第2電位である場合とに導通する第1スイッチング素子、および

各ソース線に対応して設けられ、その一方電極が対応のソース線に接続され、その他方電極が前記第2プリチャージ電位を受け、前記第1プリチャージ期間において前記共通電極の電位が前記第2電位である場合と前記第2プリチャージ期間において前記共通電極の電位が前記第1電位である場合とに導通する第2スイッチング素子を含む、請求項8に記載の液晶表示装置。

【請求項10】

さらに、前記画像信号に基づいて、前記第2プリチャージ期間において前記ソース線に前記プリチャージ電位を与えるべきか否かを判定し、判定結果に基づいて前記プリチャージ回路を制御する判定回路を備える、請求項1から請求項9のいずれかに記載の液晶表示装 20 置。

【請求項11】

前記複数のソース線は予めN本(ただし、Nは2以上の整数である)ずつグループ化され

前記ソース線駆動回路は、

各グループに対応して設けられ、それぞれ対応のN本のソース線に対応するN個の階調電位を前記書込期間に順次出力するアンプ、および

各グループに対応して設けられ、対応のアンプから出力されたN個の階調電位をそれぞれ対応のN本のソース線に与えるマルチプレクサを含む、請求項1から請求項10のいずれかに記載の液晶表示装置。

【請求項12】

前記ソース線駆動回路は、各ソース線に対応して設けられ、前記書込期間に対応のソース線に階調電位を与え、前記書込期間以外の期間はその出力ノードがハイインピーダンス状態になるアンプを含む、請求項1から請求項10のいずれかに記載の液晶表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は液晶表示装置に関し、特に、画像信号に従って画像を表示する液晶表示装置に 関する。

[0002]

40

30

【従来の技術】

従来より、液晶表示装置では、液晶の劣化防止および駆動電圧の低減化を図るため、液晶セルの一方電極および他方電極(共通電極)の電位の高低関係を所定周期で反転させる方式が採用されている。

[0003]

また、高解像度化に伴って増加するソース線駆動アンプの数を減らすため、複数のソース線に1つのソース線駆動アンプを設け、1つのソース線駆動アンプの出力ノードを複数のソース線に所定時間ずつ接続するマルチプレクサを設ける方式もある(たとえば特許文献 1参照)。

[0004]

【特許文献1】

特開平9-33891号公報

[0005]

【発明が解決しようとする課題】

しかし、上記2つの方式が採用された従来の液晶表示装置では、アンプの出力ノードに接続されていないソース線はハイインピーダンス状態にされるので、共通電極の電位が変動するとソース線および共通電極間の寄生容量を介してソース線の電位が変動し、ソース線を駆動するために消費される電力が大きくなるという問題があった。

[0006]

それゆえに、この発明の主たる目的は、消費電力が小さくて済む液晶表示装置を提供する 10 ことである。

[0007]

【課題を解決するための手段】

この発明に係る液晶表示装置は、画像信号に従って画像を表示する液晶表示装置であって、複数行複数列に配置された複数の液晶セルと、それぞれ複数列に対応して設けられた複数のソース線と、各液晶セルに対応して設けられ、対応の液晶セルの一方電極と対応のソース線との間に接続され、そのゲートが対応のゲート線に接続されたトランジスタとを含み、複数の液晶セルの共通電極の電位は所定周期で第1および第2電位に交互に切換えられる画素アレイ、複数のゲート線を所定時間ずつ順次選択し、選択したゲート線を選択レベルにしてそのゲート線に対応する各トランジスタを導通させるゲート線を選択レベルにしてそのゲート線に対応する各トランジスタを導通させるゲート線を選択レベルにされている間の書込期間に複数のソース線の各々に階調電位を与え、書いる書込期間は複数のソース線の各々に増しての切換時の前の第2プリチャージ期間とにおいて複数のソース線の各々にプリチャージ電位を与えるプリチャージ期間とにおいて複数のソース線の各々にプリチャージ電位を与えるプリチャージ期間とにおいて複数のソース線の各々にプリチャージ電位を与えるプリチャージの路を備えたものである。

[0008]

【発明の実施の形態】

[実施の形態1]

図1は、この発明の実施の形態1によるカラー液晶表示装置の構成を示す回路ブロック図 30 である。図1において、このカラー液晶表示装置は、画素アレイ1、ゲート線選択/駆動回路5、プリチャージ制御回路6、プリチャージ回路7、ソース線駆動回路10、マルチプレクサ制御回路13、およびマルチプレクサ14を備える。

[0009]

画素アレイ1は、複数行複数列に配置された複数の液晶セル2を含む。複数の液晶セル2は、各行において3つずつグループ化されている。各グループの3つの液晶セル2には、それぞれR, G, Bのフィルタ(図示せず)が設けられている。3つの液晶セル2は、1つの画素を構成する。

[0010]

また、画素アレイ1は、各液晶セル2に対応して設けられたN型TFT(Thin Film Transistor)3と、各行に対応して設けられたゲート線GLと、各グループ列に対応して設けられたR、G、B用の3本のソース線SL1~SL3とを含む。N型TFT3は、対応のソース線SLと対応の液晶セル2の一方電極との間に接続され、そのゲートは対応のゲート線GLに接続される。液晶セル2の他方電極すなわち対向共通電極は共通電位VCOMを受ける。各ソース線SLと対向電極との間には寄生容量4が存在する。なお、各液晶セル2に対応して補助キャパシタも設けられているが、図面の簡単化のため図示は省略されている。

[0011]

あるゲート線GLが選択レベルの「H」レベルに立上げられると、そのゲート線GLに対応する各N型TFT3が導通する。各ソース線SLの階調電位VGは、導通したN型TF 50

10

T3を介して液晶セル2の一方電極に与えられる。液晶セル2は、階調電位VGと共通電位VCOMの電位差に充電される。液晶セル2の光透過率は、電極間電圧に応じて変化する。

[0012]

ゲート線選択/駆動回路 5 は、複数のゲート線 G L を 1 水平期間ずつ順次選択し、選択したゲート線 G L を選択レベルの「H」レベルにする。プリチャージ制御回路 6 は、プリチャージ信号 P R を出力する。プリチャージ回路 7 は、各ソース線 S L に対応して設けられた N 型 T F T 8 と、キャパシタ 9 とを含む。 N 型 T F T 8 は、対応のソース線 S L の一方端とキャパシタ 9 の一方電極との間に接続され、そのゲートはプリチャージ信号 P R を受ける。キャパシタ 9 の を量値は、接地電位 V S S を受ける。キャパシタ 9 の容量値は、ソース線 S L の寄生容量 4 の容量値の総和よりも十分大きな値に設定されている。

[0013]

プリチャージ信号PRが活性化レベルの「H」レベルに立上げられると、各N型TFT8が導通し、全ソース線SLの一方端が短絡されて全ソース線SLの電位がイコライズされる。このとき各ソース線SLの電位VPは、通常はソース線SLの電位の「H」レベルVSHと「L」レベルVSLの中間レベル(VSH+VSL)/2になる。キャパシタ9の一方電極は、その電位VPに充電される。

[0014]

ソース線駆動回路10は、ソース制御回路11と、各グループ列に対応して設けられたアンプ12を含む。マルチプレクサ制御回路13は、制御信号φ1、φ2、φ3を出力する 20。マルチプレクサ14は、各ソース線SL1に対応して設けられたN型TFT15と、各ソース線SL2に対応して設けられたN型TFT16と、各ソース線SL3に対応して設けられたN型TFT17とを含む。

[0015]

N型TFT15は、対応のソース線SL1の他方端と対応のアンプ12の出力ノードとの間に接続され、そのゲートは制御信号φ1を受ける。N型TFT16は、対応のソース線SL2の他方端と対応のアンプ12の出力ノードとの間に接続され、そのゲートは制御信号φ2を受ける。N型TFT17は、対応のソース線SL3の他方端と対応のアンプ12の出力ノードとの間に接続され、そのゲートは制御信号φ3を受ける。

[0016]

ソース制御回路11は、画像信号に従って、各1水平期間において各グループのR、G、B用の階調電位VGを所定時間ずつ順次出力する。各アンプ12は、ソース制御回路11から与えられた階調電位VGを電流増幅する。マルチプレクサ制御回路13は、ソース制御回路11と同期して動作し、各1水平期間において制御信号 φ1~φ3を所定時間ずつ順次「H」レベルにし、N型TFT15~17を所定時間ずつ順次導通させる。各液晶セル2に階調電位VGが書込まれると、画素アレイ1には1つのカラー画像が表示される。【0017】

図2は、図1に示したカラー液晶表示装置の動作を示すタイムチャートである。図2において、このカラー液晶表示装置では、1ラインコモン反転駆動方式が採用されており、説明の簡単化のため各画素はノーマルホワイトであり黒表示を行なうものとする。

[0018]

1ラインコモン反転駆動方式では、共通電位VCOMは「L」レベルVCLと「H」レベルVCHの2つのレベルを有し、共通電位VCOMのレベルは1水平期間(1ライン)ごとに反転される。水平期間1では共通電位VCOMは「L」レベルVCLにされ、水平期間2では共通電位VCOMは「H」レベルVCHにされる。階調電位VGは、水平期間1では共通電位VCOM=VCLよりも高い電位すなわち正極性にされ、水平期間2では共通電位VCOM=VCHよりも低い電位すなわち負極性にされる。通常は、階調電位VGは1水平期間においてR、G、B用に3つのレベルに変化されるが、ここでは黒表示を行なうので階調電位VGは「H」レベルVSHまたは「L」レベルVSLに保持される。

[0019]

50

40

[0020]

時刻 t 1 0 において信号 P R が活性化レベルの「H」レベルに立上げられると、プリチャ 10 ージ回路 7 の各 N 型 T F T 8 が導通し、全ソース線 S L の電位がイコライズされる。このときソース線 S L の電位は、ソース線 S L の寄生容量 4 の蓄積電荷とそれ以前にキャパシタ 9 に蓄積されていた電荷とを合わせて平衡状態になったときの電荷によって定まる電位 V P となる。この電位 V P は、1 ライン周期の横縞画像のように隣接したラインの画像データが大きく異なる特殊な画像が連続表示される場合を除き、自然画のような通常の画像が連続表示される場合は、階調電位 V G の中間レベル(V S H + V S L) / 2 になる。

次いで時刻 t 1 1 において共通電位 V C O M が「L」レベル V C L から「H」レベル V C H に立上げられる。このとき従来(一点鎖線)であれば、共通電極およびソース線SL間の寄生容量 4 により、ソース線SLの電位も共通電位 V C O M の振幅電圧 V C = V C H - 20 V C L に略等しい電圧だけ上昇し、その電位をソース線SLの「L」レベル V S L に近いプリチャージ電位 V P 2 にするために大きな電力が消費されていた(時刻 t 1 2)。これに対して本顧発明では、各ソース線SLが大容量のキャパシタ 9 に低インピーダンスで接続されているので、ソース線SLの電位が V P のまま変化しない。したがって、消費電力が小さくて済む。

[0022]

次に時刻 t 1 3 において信号 P R が非活性化レベルの「L」レベルに立下げられ、各N型TFT8が非導通にされてプリチャージが停止されるとともに、階調電位 V G が「H」レベル V S H から「L」レベル V S L に立下げられる。次いで時刻 t 1 4~ t 1 5 において信号 φ 1 が「H」レベルにされ、N型TFT15が導通してR用のソース線 S L 1 が「L 30」レベル V S L にされる。時刻 t 1 6~ t 1 7 において信号 φ 2 が「H」レベルにされ、N型TFT16が導通してG用のソース線 S L 2 が「L」レベル V S L にされる。時刻 t 1 8~ t 1 9 において信号 φ 3 が「H」レベルにされ、N型TFT17が導通してB用のソース線 S L 3 が「L」レベル V S L にされる。これにより、次ぎの1ライン分の液晶セル 2 の一方電極に「L」レベル V S L が書込まれる。

[0023]

このようにして、各液晶セル 2 に階調電位 V G が与えられると、各液晶セル 2 は階調電位 V G に応じた光透過率を示し、画素アレイ 1 には 1 枚のカラー画像が表示される。

[0024]

この実施の形態 1 では、共通電位 V C O M のレベル変化の前に全ソース線 S L を短絡する 40 とともにキャパシタ 9 に接続し、共通電位 V C O M のレベル変化に伴うソース線 S L の電位変動をキャパシタ 9 で吸収するので、ソース線 S L の電位変動が小さくなり、消費電力が小さくて済む。

[0025]

また、プリチャージ電位 V P は階調電位 V G の中間レベル (V S H + V S L) / 2 になるので、ソース線 S L の充電電力と放電電力の差を小さくすることができ、アンプ 1 2 の最大駆動能力を小さくすることができる。したがって、アンプ 1 2 のアイドリング電流を小さくすることができ、消費電力の低減化を図ることができる。たとえば Q V G A フォーマットの場合はソース線 S L が 7 2 0 本あり、アンプ 1 2 は 2 4 0 個あるので、アンプ 1 2 のアイドリング電流を減らすことはカラー液晶表示装置全体の消費電力の低減化に対する 50

効果が大きい。

[0026]

また、図2に示すように、共通電位VCOMの反転時(たとえば時刻 t 1, t 2) におけるマルチプレクサ 1 4 の N 型 T F T 1 5 のソースードレイン間電圧VSD 1 の変動がなくなるので、N型 T F T 1 5 ~ 1 7 の漏れ電流が小さくなり、消費電力の低減化を図ることができる。

[0027]

[0028]

また、この実施の形態1では、1ラインごとに共通電位VCOMおよび階調電位VGのレベルを反転させる1ラインコモン反転駆動方式に本発明が適用された場合について説明したが、本願発明は、複数ラインごとに反転させる複数ラインコモン反転駆動方式、1フレームごとに反転させる1フレームコモン反転駆動方式にも適用可能であることは言うまでもない。

[0029]

図3は、この実施の形態1の変更例を示す回路プロック図である。図3を参照して、このカラー液晶表示装置が図1のカラー液晶表示装置と異なる点は、プリチャージ回路7がプリチャージ回路20で置換されている点である。プリチャージ回路20は、各ソース線SLに対応して設けられたN型TFT8およびキャパシタ21を含む。N型TFT8およびキャパシタ21は対応のソース線SLの一方端と接地電位VSSのラインとの間に直列接続され、N型TFT8のゲートはプリチャージ信号PRを受ける。キャパシタ21の容量値は、ソース線SLの寄生容量4の容量値よりも十分大きく設定されている。この場合でも、キャパシタ21の一方電極の電位VPは階調電位VGの中間レベル(VSH+VSL)/2になり、図1のカラー液晶表示装置と同じ効果が得られる。

[0030]

また、1つのキャパシタ9を使用する図1のカラー液晶表示装置は、部品点数が少ないので画素アレイ1と別個の基板にキャパシタ9を設ける場合には好適であるが、画素アレイ1と同じ基板にキャパシタ9を設ける場合はソース線SLとキャパシタ9の間の配線が長くなるという問題がある。これに対して図3のカラー液晶表示装置では、画素アレイ1と同じ基板にキャパシタ21を設ける場合においてソース線SLとキャパシタ21の間の配線が短くて済むというメリットがある。

[0031]

また、図4は、実施の形態1の他の変更例を示す回路プロック図である。図4を参照して、このカラー液晶表示装置が図3のカラー液晶表示装置と異なる点は、プリチャージ回路 40 2 0 がプリチャージ回路25および他の画素アレイ26で置換されている点である。プリチャージ回路25は、各ソース線SLに対応して設けられたN型TFT8を含む。各N型TFT8は、他の画素アレイ26のソース線(図示せず)と画素アレイ1の対応ソース線SLの一方端との間に接続され、そのゲートはプリチャージ信号PRを受ける。折り畳み式の携帯電話機などでは、複数の画素アレイでアンプ12を共用する方式が採用されている。その場合に、他の画素アレイ26のソース線を図3のキャパシタ21として使用することにより、キャパシタ21を別途設ける必要がなくなり、構成の簡単化を図ることができる。

[0032]

また、図5は、実施の形態1のさらに他の変更例を示すタイムチャートである。図5を参 50

20

照して、このカラー液晶表示装置が図1および図2のカラー液晶表示装置と異なる点は、プリチャージ信号PRが、共通電位VCOMが反転される時刻(たとえばt11)から所定時間t11~T11(ただし、T11はt11とt13の間の時刻である)だけ「L」レベルにされる点である。この変更例では、ソース線SLの電位変動が図2の場合に比べて大きくなるが、消費電力は図1および図2の場合と同様に小さくて済む。

[0033]

「実施の形態2]

図6は、この発明の実施の形態2によるカラー液晶表示装置の構成を示す回路プロック図である。図6を参照して、このカラー液晶表示装置が図1のカラー液晶表示装置と異なる点は、プリチャージ回路7がプリチャージ回路30で置換されている点である。プリチャージ回路30は、プリチャージ回路7にコンパレータ31、32、直流電源33~35およびN型TFT36を追加したものである。直流電源33は、キャパシタ9の一方電極(ノードN9)の目標電位VPT=(VSH+VSL)/2を出力する。N型TFT36のドレインは直流電源35の出力電位VPDを受け、そのソースはノードN9に接続され、そのゲートはプリチャージ制御回路6からの制御信号φCを受ける。

[0034]

[0035]

プリチャージ制御回路 6 は、検知信号 ϕ D 1 、 ϕ D 2 に基づいて、 V P < V R 2 または V P H < V P の場合は制御信号 ϕ C を「H」 レベルにし、 N型 T F T 3 6 を導通させて V P = V P T にし、 V R 2 < V P < V R 1 の場合は制御信号 ϕ C を「L」 レベルにして N型 T F T 3 6 を非導通にする。したがって、 V P は V R 2 \geq V R 1 の間の電位に維持される。

[0036]

図1のカラー液晶表示装置では、電源投入からキャパシタ9が所定電圧(VSH+VSL)/2に充電されるまで所定時間が必要となり、その間はアンプ12の消費電力が大きく 30なる。また、1ライン周期の横縞画像のように隣接ラインの画像データが大きく異なる特殊画像が表示されると、キャパシタ9の端子間電圧VPは所定電圧(VSH+VSL)/2から外れてしまう。これに対して、この実施の形態2では、キャパシタ9の端子間電圧VPを所定の範囲VR2~VR1に保持することができ、消費電力を小さくすることができる。

[0037]

また、図7は、この実施の形態2の変更例を示す回路プロック図である。図7を参照して、このカラー液晶表示装置が図6のカラー液晶表示装置と異なる点は、プリチャージ回路30がプリチャージ回路37で置換されている点である。プリチャージ回路37は、プリチャージ回路30からコンパレータ31および直流電源33を除去したものである。プリチャージ制御回路6は、検知信号ΦD2に基づいて、VP<VR2の場合は制御信号ΦCを「H」レベルにし、N型TFT36を導通させてVP=VPTにし、VP2<VPの場合は制御信号ΦCを「L」レベルにし、N型TFT36を非導通にする。したがって、VPはVR2以上の電位に維持されるので、図1のカラー液晶表示装置よりも消費電力が小さくて済む。

[0038]

また、図8は、この実施の形態2の他の変更例を示す回路プロック図である。図8を参照して、このカラー液晶表示装置のプリチャージ回路38は、図7のプリチャージ回路37からコンパレータ32および直流電源34を除去したものである。プリチャージ制御回路6は、所定周期で制御信号 φ C を所定時間だけ「H」レベルにし、N型TFT36を導通50

10

30

させてノードN10の電位VPを目標電位VPTにする。したがって、VPはVPTに維持されるので、消費電力が小さくて済む。

[0039]

[実施の形態3]

図9は、この発明の実施の形態3によるカラー液晶表示装置の構成を示す回路ブロック図である。図9を参照して、このカラー液晶表示装置が図1のカラー液晶表示装置と異なる点は、画像判定回路41、インバータ42およびNORゲート43が追加されている点である。画像メモリ内蔵コントローラ40は、図1では図示が省略されているだけで実際には設けられている。

[0040]

画像判定回路41は、画像メモリ内蔵コントローラ40内の画像メモリデータの全部または一部のデータに基づいて階調電位VGが全体的に大きいか小さいかを判定する。そして画像判定回路41は、階調電位VGが全体的に大きい場合は信号 Φ D を「L」レベルにし、階調電位VGが全体的に小さい場合は信号 Φ D を「H」レベルにする。信号 Φ D は、NORゲート43の一方入力ノードに入力される。プリチャージ信号 P R は、インバータ42を介してNORゲート43の他方入力ノードに入力される。NORゲート43の出力信号は、各N型TFT8のゲートに与えられる。

[0041]

階調電位 V G が全体的に大きい場合(画像が全体的に黒っぽい場合)は、信号 Φ D が「L」レベルにされ、プリチャージ信号 P R はインバータ 4 2 および N O R ゲート 4 3 を通過 20 して各 N 型 T F T 8 のゲートに与えられる。この場合は、図 1 のカラー液晶表示装置と同じ構成になる。階調電位 V G が全体的に小さい場合(画像が全体的に白っぽい場合)は、信号 Φ D が「H」レベルにされ、各 N 型 T F T 8 のゲートは「L」レベルに固定され、各 N 型 T F T 8 は非導通状態に固定される。この場合は、プリチャージは行なわれない。

図 1 のカラー液晶表示装置では、表示する画像が白っぽい場合(たとえば画像全体がノーマルホワイトの場合)のように階調電位 V G が小さい場合は、プリチャージを行なうことによって極性反転時の消費電力がかえって増加してしまう。これに対して、この実施の形態 3 では、画像が白っぽい場合はプリチャージを停止するので、消費電力は小さくて済む

[0043]

[実施の形態4]

図10は、この発明の実施の形態4によるカラー液晶表示装置の構成を示す回路プロック図である。図10を参照して、このカラー液晶表示装置が図1のカラー液晶表示装置と異なる点は、プリチャージ回路7がプリチャージ回路50で置換されている点である。プリチャージ回路50は、各ソース線SLに対応して設けられたN型TFT51,52と、2つの直流電源53,54を含む。直流電源53,54は、それぞれ水平期間1,2用のプリチャージ電位VP1、VP2を出力する。プリチャージ制御回路6は、それぞれ水平期間1,2用のプリチャージ信号PR1,PR2を出力する。各N型TFT51は、直流電源53の出力端子と対応のソース線SLの一方端との間に接続され、そのゲートはプリチャージ信号PR1を受ける。各N型TFT52は、直流電源54の出力端子と対応のソース線SLの一方端との間に接続され、そのゲートはプリチャージ信号PR2を受ける。

[0044]

図11は、このカラー液晶表示装置の動作を示すタイムチャートである。共通電位VCOM、階調電位VG、制御信号φ1~φ3は、図2と同様にレベル変化する。図11において、従来のプリチャージ信号PR11は、共通電位VCOMが「L」レベルに立下げられた後の時刻(たとえばt2)から信号φ1が「H」レベルに立上げられる時刻(この場合はt4)までの間の時刻(この場合はt3)に「H」レベルにされていた。このため共通電位VCOMが「L」レベルに立下げられると(時刻t1)、図中一点鎖線に示すように、ソース線SLの寄生容量4を介してソース線SLの電位が共通電位VCOMの振幅電圧 50

VCに略等しい電圧だけ立下げられていた。

[0045]

これに対して本願発明では、プリチャージ信号PR1は、信号ゅ3が「L」レベルに立下 げられてから共通電位VCOMが「L」レベルに立下げられるまでの所定の時刻(たとえ ばt0)に「H」レベルに立上げられ、共通電位VCOMが「L」レベルに立下げられて から信号 φ 1 が 「H」レベルに立上げられるまでの所定の時刻(この場合はt3)に「L 」レベルに立下げられる。したがって、共通電位VCOMが「L」レベルに立下げられる ときは、各ソース線SLはN型TFT51を介して直流電源53の出力端子に接続されて いるので、ソース線SLの電位が変動することはない。

[0046]

また、従来のプリチャージ信号PR12は、共通電位VCOMが「H」レベルに立上げら れた後の時刻(たとえばt12)から信号φ1が「H」レベルに立上げられる時刻(この 場合はt14)までの時刻(この場合はt13)に「H」レベルにされていた。このため 共通電位VCOMが「H」レベルに立上げられると(時刻t11)、図中一点鎖線で示す ように、ソース線 S L の寄生容量 4 を介してソース線 S L の電位が共通電位 V C O M の振 幅電圧VCに略等しい電圧だけ立上げられていた。

[0047]

こ れ に 対 し て 本 顧 発 明 で は 、 プ リ チ ャ ー ジ 信 号 P R 2 は 、 信 号 ゅ 3 が 「 L 」 レ ベ ル に 立 下 げられてから共通電位VCOMが「H」レベルに立下げられるまでの所定の時刻(たとえ ば t 1 0)に「H」レベルに立上げられ、共通電位VCOMが「H」レベルに立上げられ 20 てから信号 φ 1 が「H」レベルに立上げられるまでの所定の時刻(この場合は t 1 3)に 「L」レベルに立下げられる。したがって、共通電位VCOMが「H」レベルに立下げら れるときは、各ソース線SLがN型TFT52を介して直流電源54の出力端子に接続さ れているので、ソース線SLの電位が変動することはない。

[0048]

こ の 実 施 の 形 態 4 で は 、 共 通 電 位 V C O M の レ ベ ル 変 化 の 前 に 全 ソ ー ス 線 S L を 短 絡 す る と と も に 直 流 電 源 5 3 ま た は 5 4 に 接 続 し 、 共 通 電 位 VCOM の レ ベ ル 変 化 に 伴 う ソ ー ス 線 SLの電位変動を直流電源 5 3 または 5 4 で吸収するので、ソース線 S Lの電位変動が 小さくなり、消費電力が小さくて済む。

[0049]

また、図11に示すように、共通電位VCOMの反転時(たとえば時刻t1,t2)にお けるマルチプレクサ14のN型TFT15のソースードレイン間電圧VSD1の変動がな くなるので、N型TFT15~17の漏れ電流が小さくなり、消費電力の低減化を図るこ とができる。

[0050]

[実施の形態5]

図 1 2 は、この発明の実施の形態 5 によるカラー液晶表示装置の構成を示す回路ブロック 図である。図12を参照して、このカラー液晶表示装置が図1のカラー液晶表示装置と異 なる点は、マルチプレクサ制御回路13およびマルチプレクサ14が除去され、ソース線 駆 動 回 路 1 0 が ソ ー ス 線 駆 動 回 路 5 5 で 置 換 さ れ て い る 点 で あ る 。 ソ ー ス 線 駆 動 回 路 5 5 は、ソース制御回路11と、各ソース線SLに対応して設けられたアンプ12とを含む。

[0051]

ソース制御回路 1 1 は、外部映像信号に従って、各 1 水平期間において各ソース線 S L 用 の階調電位VGを出力するとともに、アンプ制御信号φΑを出力する。各アンプ12は、 信号 φ Α が 「L」レベルの場合はソース制御回路11から与えられた階調電位VGを電流 増幅して対応のソース線SLに与え、信号4Aが「H」レベルの場合はその出力ノードを ハイインピーダンス状態にする。

[0052]

図13は、このカラー液晶表示装置の動作を示すタイムチャートである。図13において 、共通電位VCOMは「L」レベルVCLと「H」レベルVCHを有し、共通電位VCO 50

10

Mのレベルは 1 水平期間(1 ライン)ごとに反転される。水平期間 1 では共通電位 V C O M は「L」レベル V C L にされ、水平期間 2 では共通電位 V C O M は「H」レベル V C H にされる。階調電位 V G O M よりも所定時間だけ遅延して変化し、水平期間 1 では共通電位 V C O M = V C L よりも高い電位すなわち正極性にされ、水平期間 2 では共通電位 V C O M = V C H よりも低い電位すなわち負極性にされる。

[0053]

[0054]

時刻 t 1 1 において共通電位 V C O M が「L」レベル V C L から「H」レベル V C H に立上げられる。このとき従来(一点鎖線)であれば、ソース線 S L の寄生容量 4 によるソース線 S L の電位変化がアンプ 1 2 によって補償され、アンプ 1 2 において大きな電力が消費されていた。これに対して本願発明では、ソース線 S L の電位変化がキャパシタ 9 に吸収されるので、消費電力が小さくて済む。

[0055]

プリチャージ信号PRは、共通電位VCOMが「H」レベルにされてから階調電位VGが 20レベル変化される前の時刻t13に「L」レベルに立下げられる。信号φAは、階調電位VGがレベル変化された後の時刻t14に「L」レベルに立下げられる。

[0056]

この実施の形態5でも、実施の形態1と同じ効果が得られる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、 特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される

[0057]

【発明の効果】

以上のように、この発明に係る液晶表示装置では、各書込期間の前の第1プリチャージ期間と、共通電極の電位の切換時の前の第2プリチャージ期間とにおいて複数のソース線の各々にプリチャージ電位を与えるプリチャージ回路が設けられる。したがって、共通電位の切換時におけるソース線の電位変動が小さくなり、消費電力が小さくて済む。

【図面の簡単な説明】

【図1】この発明の実施の形態1によるカラー液晶表示装置の構成を示す回路ブロック図である。

- 【図2】図1に示したカラー液晶表示装置の動作を示すタイムチャートである。
- 【図3】実施の形態1の変更例を示す回路プロック図である。
- 【図4】実施の形態1の他の変更例を示す回路ブロック図である。
- 【図5】実施の形態1のさらに他の変更例を示すタイムチャートである。
- 【図 6 】 この発明の実施の形態 2 によるカラー液晶表示装置の構成を示す回路ブロック図である。
- 【図7】実施の形態2の変更例を示す回路ブロック図である。
- 【図8】実施の形態2の他の変更例を示す回路ブロック図である。
- 【図9】この発明の実施の形態3によるカラー液晶表示装置の構成を示す回路プロック図である。
- 【図 1 0 】 この発明の実施の形態 4 によるカラー液晶表示装置の全体構成を示す回路プロック図である。
- 【図11】図10に示したカラー液晶表示装置の動作を示すタイムチャートである。


50

40


【図12】この発明の実施の形態5によるカラー液晶表示装置の構成を示す回路プロック図である。

【図13】図12に示したカラー液晶表示装置の動作を示すタイムチャートである。 【符号の説明】


1,26 画素アレイ、2 液晶セル、3,8,15~17,36,51,52 N型TFT、4 寄生容量、GL ゲート線、SL ソース線、5 ゲート線選択/駆動回路、6 プリチャージ制御回路、7,20,25,30,37,38,50 プリチャージ回路、9,21 キャパシタ、10,55 ソース線駆動回路、11 ソース制御回路、12 アンプ、13 マルチプレクサ制御回路、14 マルチプレクサ、31,32 コンパレータ、33~35,53,54 直流電源、42 インバータ、43 NORゲート 10




【図2】




[図3]




[図4]




[図5]




[図6]




【図7】




【図8】




[図9]




【図10】








【図12】



【図13】



フロントページの続き

(51) Int. Cl.⁷

FΙ テーマコード (参考) G 0 9 G 3/20 621K G 0 9 G 3/20 623R G 0 9 G 3/20 623X G 0 9 G 3/20 623Y G 0 9 G 3/20 624B G 0 9 G 3/20 624D

(72)発明者 森 成一郎

東京都千代田区丸の内二丁目2番3号 三菱電機株式会社内

(72)発明者 村井 博之

東京都千代田区丸の内二丁目2番3号 三菱電機株式会社内

(72)発明者 西野 功

東京都千代田区丸の内二丁目2番3号 三菱電機株式会社内

Fターム(参考) 2H093 NA16 NA32 NC12 NC34 ND39

5C006 AA21 AB03 AC24 AC25 AC27 AF42 AF45 AF51 AF53 AF54 AF69 BB16 BC02 BC06 BC11 BC23 BF02 BF14 BF24 BF25 BF37 FA04 FA47

5C080 AA10 BB05 CC03 DD26 EE29 FF07 FF11 JJ02 JJ04 KK47